日前，台积电在美国举行的开放创新平台论坛上，与ARM公司共同发布了业界首款采用CoWoS封装并取得硅晶考证的7纳米芯粒(Chiplet)系统。不同于以往SoC芯片将不同内核整合到同一芯片上的作法，台积电此次发布的芯粒系统由两个7纳米工艺的小芯片组成，每个小芯片又包含了4个Cortex- A72处置器，两颗小芯片间经过CoWoS中介层整合互连。

随着半导体技术不时开展，制造工艺曾经到达7nm，依托减少线宽的方法曾经无法同时满足性能、功耗、面积以及信号传输速度等多方面的请求。在此状况下，越来越多的半导体厂商开端把留意力放在系统集成层面。而芯粒正是在这一背景下开展构成的一种处理计划。其依托快速开展的先进封装技术，可将不同类型、不同工艺的芯片集成在一同，在完成高效能运算的同时，又具备灵敏性、更佳良率、及更低本钱等优势。

何为芯粒?

近年来，芯粒逐步成为半导体业界的热词之一。它被以为是一种能够延缓摩尔定律失效、放缓工艺进程时间、支撑半导体产业继续开展的有效计划。

依据半导体专家莫大康引见，芯粒技术就是像搭积木一样，把一些预先消费好的，能完成特定功用的芯片裸片经过先进的封装技术集成在一同，构成一个系统芯片。而这些根本的裸片就是芯粒。从这个意义上来说，芯粒又是一种新方式的IP复用。将以往集成于SoC中的软IP，固化成为芯粒，再停止灵敏的复用、整合与集成。将来，以芯粒形式集成的芯片会是一个“超级”异构系统，为IC产业带来更多的灵敏性和新的时机。

日前，中国工程院院士许居衍在发表题为《复归于道：封装改道芯片业》的报告时曾指出，后摩尔时期单片同质集成向三维多片异构封装集成技术“改道”是重要趋向，由于三维多片异构封装能够提供更高的带宽、更低的功率、更低的本钱和更灵敏的外形因子。许居衍院士还表示，芯粒的搭积木形式集工艺选择、架构设计、商业形式三大灵敏性于一体，有助力活泼创新，能够推进微系统的开展、推进芯片架构创新、加快系统架构创新、加速DSA/DSL开展、推进可重构计算的开展和软件定义系统开展。

大厂注重

由于芯粒技术在持续摩尔定律中能够开展重要作用，因此遭到了半导体大厂的高度注重。台积电在今年6月份举行的2019中国技术论坛(TSMC2019 Technology Symposium)上，便集中展现了CoWoS、InFO、SoIC等多项先进封装技术。先进封装正是芯粒技术得以完成的根底。在7月初于日本京都举行的超大范围集成电路研讨会 (VLSI Symposium)期间，台积电展现了自行设计的芯粒(chiplet)系列“This”。

而在9月底举行的“开放创新平台论坛”上，台积电与ARM公司共同发布了业界首款采用CoWoS封装的7纳米芯粒系统。台积电技术开展副总经理侯永清表示，台积电的CoWoS先进封装技术及LIPINCON互连界面能辅佐客户将大尺寸的多中心设计分散到较小的小芯片组，以提供更优良良率与经济效益。

英特尔针对摩尔定律的将来开展，提出了“超异构计算”概念。这在一定水平上能够了解为经过先进封装技术完成的模块级系统集成，即经过先进封装技术将多个芯粒装配到一个封装模块当中。在去年年底举行的“架构日”上，英特尔初次推出Foveros 3D封装技术。在7月份召开的SEMICON West大会上，英特尔再次推出一项新的封装技术Co-EMIB，可以让两个或多个Foveros元件互连，并且根本到达单芯片的性能水准。

英特尔中国研讨院院长宋继强表示，英特尔在制程、架构、内存、互连、平安、软件等诸多层面均具有抢先优势，经过先进封装集成到系统中，使高速的互连技术停止超大范围部署，提供统一的软件开发接口以及平安功用。

国内在系统集成方面也获得了不错的成果。依据芯思想研讨院主笔赵元闯的引见，长电科技是中国营收范围最大的封装公司，在先进封装技术和范围化量产才能中坚持抢先，在eWLB、FO、WLCSP、BUMP、ECP、PoP、SiP、PiP等封装技术已有多年的经历与中心专利的维护，关于芯粒技术的开展已奠定了应对根底。

华进半导体胜利开发小孔径TSV工艺， 亿配芯城 进而研发胜利转接板成套工艺，并且可基于中道成熟工艺完成量产，完成多颗不同构造或不同功用的芯片系统集成。华天科技开发胜利埋入硅基板扇出型3D封装技术，该技术应用TSV作为垂直互联，能够停止异质芯片三维集成，互连密度能够大大高于目前的台积电InFO技术。工艺曾经开发完成，与国际客户停止的产品开发停顿顺利。通富微电具有wafer level先进封装技术平台，也具有wire bond + FC的hybrid封装技术，还胜利开发了chip to wafer、Fan-out WLP、Fan-out wafer bumping技术。

应战仍存

从实质上讲，芯粒技术是一种硅片级别的“复用”。设计一颗系统级芯片，以前的做法是从不同的IP供给商购置一些IP、软核(代码)或者硬核(幅员)，再分离自研的模块，集成为一颗芯片，然后在某个芯片工艺节点上完成芯片设计和消费的完好流程。将来，某些IP芯片公司可能就不需求本人做设计和消费了，只需求购置他人己经做好的芯粒，然后再在一个封装模块中集成起来。从这个意义上讲，芯粒也是一种IP，但它是以硅片的方式提供，而不是之前以软件的方式呈现。

但是，作为一种创新，芯粒这种开展形式如今依然存在许多应战。许居衍院士在报告中强调，芯粒形式胜利的关键在于芯粒的规范或者说是接口。目前芯粒的组装或封装尚缺乏统一的规范。目前各大玩家都有本人的计划，虽然各家的称号不同，但归总离不开硅通孔、硅桥和高密度FO技术，不论是裸片堆叠还是大面积拼接，都需求将互连线变得更短，请求互连线做到100%的无缺陷，否则整个芯片将无法工作。

其次，芯粒的质量也非常关键。相关于以往的软IP方式，芯粒则是经过硅考证的裸芯片。假如其中的一颗裸芯片呈现问题，整个系统都会受影响。因而要保证芯粒100%无毛病。第三，散热问题也非常重要。几个以至数十个裸芯片被封装在一个有限的空间当中，互连线又十分短，这让散热问题变得更为棘手。

此外，作为一种新兴技术以及一种新的产业形式，它的开展对原有产业链如EDA工具提供商、封测提供商也会带来一定影响。中芯国际结合首席执行官赵海军演讲中指出，由于不同的芯粒需求协同设计，从而为封装代工公司提供了时机，将来封装代工公司能够提供更多的公用IP来支撑芯粒形式。

中芯长电CEO崔东则表示，所谓芯粒，仍是属于异质集成封装，或3DIC的大范畴，产品胜利与否详细还是要从其完成集成的工艺手腕和应用来剖析，才干看出高低来。这对传统封测厂应该是有宏大冲击和应战。

总之，芯粒是摩尔定律演进中呈现的一种新的技术与产业形式，它的开展将为相关企业带来新的机遇与应战。对企业来说，就看如何能抓住这样的开展时机了。

• 技术
• Arm
• 台积
• 青睐
• 芯砺